Simulation Results

#	pc	op	rd	qd	addr
1	00	add	5	7777
2	01	addi	1	0009
3	02	lui	2	1200
4	03	addi	2	1234
5	04	lw	3	0000	0014
6	05	sw	2	1234	0014
7	06	lw	3	1234	0014
8	07	nand	4	FFFF
9	08	add	0	123D
10	09	add	0	1233
11	0A	add	0	7776
12	0B	add	0	DDDD

Registers

format	r1	r2	r3	r4	r5	r6	r7
hex	0009	1234	1234	FFFF	7777	6666	7777
decimal	9	4660	4660	-1	30583	26214	30583

Memory

addr	0	1	2	3	4	5	6	7	8	9	A	B	C	D	E	F
0000	1505	2409	6848	2934	AC14	8814	AC14	5000	0082	0184	0205	0307	E071	0000	0000	0000
0010	0000	0000	0000	0000	1234	0000	0000	0000	0000	0000	0000	0000	0000	0000	0000	0000

Pipeline Results

#	IF	ID	EX	WB	ok
1	0000 add
2	0001 addi	0000 5 2 5
3	0002 lui	0001 1 0 0	0000 7777
4	0003 addi	0002 2 0 0	0001 0009	0000 7777	0000 7777
5	0004 lw	0003 2 2 0	0002 1200	0001 0009	0001 0009
6	0005 sw	0004 3 0 0	0003 2256	0002 1200	0002 1200
7	0006 lw	0005 0 0 2	0004 0014	0003 2256	0003 1234
8	qd = 0000 from mem[0x14]
9	0007 nand	0006 3 0 0	0005 0014	0004 0000	0004 0000
10	mem[0x14] = 2256
11	0008 add	0007 4 0 0	0006 0014	0005 2256	0005 1234
12	qd = 2256 from mem[0x14]
13	0009 add	0008 0 1 2	0007 ffff	0006 2256	0006 1234
14	000a add	0009 0 3 4	0008 225f	0007 ffff	0007 ffff
15	000b add	000a 0 4 5	0009 2255	0008 225f	0008 123d
16	000c halt	000b 0 6 7	000a 7776	0009 2255	0009 1233
17		000c 0 0 0	000b dddd	000a 7776	000a 7776
18			000c 7776	000b dddd	000b dddd

Registers

format	r1	r2	r3	r4	r5	r6	r7
hex	0009	2256	2256	FFFF	7777	6666	7777
decimal	9	8790	8790	-1	30583	26214	30583

Memory

addr	0	1	2	3	4	5	6	7	8	9	A	B	C	D	E	F
0000	1505	2409	6848	2934	AC14	8814	AC14	5000	0082	0184	0205	0307	E071	0000	0000	0000
0010	0000	0000	0000	0000	2256	0000	0000	0000	0000	0000	0000	0000	0000	0000	0000	0000